FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
电路板玩家

电路板玩家

3801
总数：3
9回答

芯片公司笔试中的“异步FIFO深度计算”题目，有什么通用的解题思路和容易出错的细节？

每次做数字IC笔试，最怕遇到异步FIFO深度计算的题目，感觉场景多变，容易算错。题目通常是给出读写时钟频率、突发数据长度、读写效率等条件，要求计…
其他
1个月前
0
12回答

2026年，作为微电子专业研一学生，想提前准备数字IC设计岗位，除了Verilog和数字电路，现在企业还看重哪些关于低功耗设计（如门控时钟、多电压域）和时序约束（SDC）的实战能力？

我是微电子专业研一学生，目标毕业后从事数字IC设计。目前已经学完了Verilog和数字电路基础，但看招聘要求发现很多公司都强调低功耗设计和时序约…
其他
14天前
0
22回答

2026年秋招，数字IC设计笔试中关于‘状态机’的题目，除了常见的三段式写法，现在是否会深入考察‘状态机安全编码（如One-hot, Gray码）’、‘状态机与数据通路的交互时序’以及‘使用SystemVerilog enum和unique/priority case优化代码’？

正在准备2026年秋招的数字IC设计岗位笔试。状态机是必考知识点，我知道基础的三段式写法。但听说现在面试笔试难度加大，想了解除了基本的结构，笔试…
其他
9天前
0