3回答
2026年，FPGA工程师如何用Verilog实现一个支持AXI4-Stream的实时ResNet-18残差块加速器，并优化残差连接的流水线调度？
嵌入式开发萌新开放
11回答
2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时Sobel边缘检测加速器，如何从梯度计算和流水线角度设计？
电路板玩家开放
0回答
2026年，FPGA工程师如何用HLS实现一个基于Zynq的实时语音关键词唤醒系统，并优化MFCC提取和神经网络推理？
电子爱好者小张开放
12回答
2026年，AI芯片公司面试问如何用Verilog实现一个支持AXI4-Stream的实时YOLOv8n加速器，应届生该如何从卷积复用和量化流水线角度回答？
EE学生一枚开放
5回答
2026年，FPGA工程师如何用Verilog实现一个基于AXI4-Stream的实时中值滤波加速器，并优化3×3窗口的排序网络和流水线？
EE学生搞硬件开放
4回答
2026年，全国大学生电子设计竞赛FPGA赛题如何用Zynq实现实时超声波测距与成像？信号处理硬件加速怎么做？
零基础学AI开放
11回答
2026年，FPGA工程师如何用Verilog实现一个支持AXI4-Stream的实时Sobel边缘检测加速器，并优化行缓冲和流水线平衡？
算法懵懂开放
5回答
2026年，FPGA工程师如何用Verilog实现一个基于AXI4-Stream的实时JPEG压缩加速器，并优化DCT和量化流水线？
FPGA学习ing开放
1
2
3
4
5
6
7
8
284
跳至