FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-技术文章/快讯-技术分享

Verilog中有限状态机编码方式在2026年综合工具下的性能对比

QuickStart准备Vivado2024.2（或更高版本）工程，目标器件选xc7a35ticsg324-1L（Artix-7）。创建三个…
技术分享
8小时前
0
0
8

FPGA时序约束中create_clock与generated_clock的2026年最佳实践

QuickStart打开Vivado2024.2（或QuartusPrimePro23.4+），创建一个空工程，目标器件选Xil…
技术分享
8小时前
0
0
6

FPGA学习路径中从入门到项目实战的2026年高效路线图

QuickStart：最短路径跑通第一个FPGA工程本路线图的核心是“先跑通、再理解”。以下6步可在3小时内完成从安装到看到LED闪烁的全过程…
技术分享
9小时前
0
0
9

FPGA时序分析中set_false_path在多时钟域设计中的典型误用：实施指南

QuickStart打开Vivado2026.1（或对应版本），创建一个包含两个异步时钟域（如clk_a=50MHz,clk_b=75MH…
技术分享
1天前
0
0
11

Verilog中同步FIFO空满标志生成：2026年综合工具最新优化

QuickStart步骤1：准备开发环境（Vivado2025.2或更高版本/QuartusPrimePro24.3+）并新建一…
技术分享
1天前
0
0
12

大模型推理中FPGA稀疏化加速器设计：2026年Q2实践指南

QuickStart本指南面向希望在FPGA上实现大模型推理稀疏化加速的硬件工程师。通过以下步骤，您可以在VersalAICore系列器件…
技术分享
1天前
0
0
11

Verilog中有限状态机三段式写法在2026年综合工具下的面积优化实测

QuickStart下载Vivado2026.1（或QuartusPrimePro24.3+）并安装，确保支持最新器件系列。创建工…
技术分享
2天前
0
0
0

FPGA时序分析中set_max_delay在多时钟域设计中的陷阱与修复实践指南

QuickStart打开Vivado2026.1（或兼容版本），创建一个新工程，目标器件选择XilinxArtix-7XC7A35T…
技术分享
2天前
0
0
15

AI芯片初创公司采用FPGA进行大模型稀疏化推理验证：从原理到上手指南

QuickStart：在FPGA上跑通稀疏化推理验证最短路径步骤1：下载并安装Vivado2024.2（或更新版本），确保支持Xilinx…
技术分享
2天前
0
0
14

跨时钟域单比特同步器设计：基于Vivado 2026的实践指南

QuickStart打开Vivado2025.1（或更高版本），创建新工程，目标器件选择XilinxArtix-7XC7A35T（示…
技术分享
3天前
0
0
22

FPGA时序收敛中set_output_delay的2026年Q2实战指南

QuickStart：最短路径跑通输出延迟约束准备环境：Vivado2024.2+（或QuartusPrimePro24.3+），工…
技术分享
3天前
0
0
24

2026年5月：国产FPGA厂商推出低功耗系列，面向边缘AI应用

QuickStart：最短路径跑通国产FPGA低功耗系列边缘AI推理准备硬件：获取一块搭载国产FPGA低功耗系列（如安路科技PH1A60L、紫…
技术分享
3天前
0
0
19
1
2
3
4
5
6
7
8
104
跳至