你敢相信这是一个没FPGA基础，从零基础开始学习FPGA，用了5天的时间就独立完成了这个小工程么？基于FPGA广告屏显示小工程，虽然代码量不大，但从安装软件、了解verilog语法、UART串口通信等做相当完善。同时还在这个基础上进行了小创新。所以学习FPGA没有想象中那么难，关键是要行动起…
FPGA小白
二牛学FPGA
写在前面HDMI接口很早之前就想调试了，由于没有时间，就拖到了现在，而且毕业设计也是和视频处理系统有关，就趁这个机会把这个接口调试下。开发环境vivado18.3pynq-z2HDMI简介高清晰度多媒体接口(英文:HighDefinitionMult…
在fpgaip设计里面，中断是不可缺少的。一般来说，ip处理结束之后，要么用轮询的方法获得结果，要么用中断的方法获取结果。两种方式都是可以拿来使用，只是一般来说，轮询的方式效率会比较低。今天可以看下，hls里面中断是怎么处理的。不失一般性，可以把之前求平均值的hls代码拿出来分析，1、hl…
数码管动态/静态显示区别静态显示：每一个管脚都用固定的一个电平去控制。优点：能够做到”同时”缺点：管脚太多动态显示：每一个数码管共用一套电路，显示时只需控制哪一个数码管进行显示。优点：大大减小了管脚的数量缺点：一次只能控制单独一…
功能描述控制六位数码管以0.5秒的频率同时显示0-F16个数字。分频模块开发板本身的时钟频率为50kHz，对应时钟周期为20ns，而本实验需要0.5s让数字变化一次，因此需要对时钟进行分频，使其0.5s输出一个脉冲信号flag。moduletime_count(…
使用Vivado关联modelsim仿真使用Modelsim下载解压安装包（版本10.4）。链接：https://pan.baidu.com/s/1tMuoschstuvaIMwvRDx-zg?pwd=rgbk提取码：rgbk或选择解压安装包（版本10.6c）…
想学习FPGA的朋友，但苦于找不着优质的项目，这篇文章希望可以帮到你，以下三个项目不仅是FPGA学习的高质量项目，在学习的过程中自己也收益匪浅，已帮大家筛选。基于FPGA的CNN(卷积神经网络)加速引言：CNN（卷积神经网络）是一种深度学习架构，广泛应用于图像识别、分类和处理…
第一部分设计概述/DesignIntroduction1.1设计目的本设计中，计划实现对文件的压缩及解压，同时优化压缩中所涉及的信号处理和计算密集型功能，实现对其的加速处理。本设计的最终目标是证明在充分并行化的硬件体系结构FPGA上实现该算法时，可以大大提高该算法的速度。我…
基于 ZYNQMINI开发板一、文档实现功能介绍本文档实现对如何使用inout双向端口进行学习，通过inout端口，可以实现数据接收和发送，通过一根信号线的分时复用。本教程不对IIC时序单独讲解，大家可以看源代码分析学习，本教程仅学习INOUT双向端口。工程新建方法请参考…
