一、文档实现功能介绍本文档实现在 VIVADO 下面新建一个 FPGA 开发工程，然后采用时序和计数实现 LED的流水显示， 工程新建…

机器人技术处于工业4.0、人工智能和边缘革命的前沿。让我们来看看如何创建FPGA控制的机器人手臂。这个项目中使用的东西硬…

基于紫光同创FPGA和YOLO模型的多路视频采集与识别系统2023集创赛紫光同创杯一等奖项目单板方案使用HDMI，双…

always语句在Verilog中，always语句是用来描述组合逻辑或时序逻辑的重要语句。它的声明格式如下：always@(…

modulesy1(inputclk,inputrst_n,outputreg[3:0]led…

超声波模块`timescale1ns/1psmoduleSR_04(input…

设计要求一听饮料需要2.5美元，规定只能投入一美元，0.5美元的硬币。设计架构设计框架图：设计代码…

该项目介绍了如何使用Verilog实现具有预生成系数的简单FIR滤波器。绪论不起眼的FIR滤波器是FPGA…

一、概念随机数是专门的随机试验的结果，产生随机数有多种不同的方法。这些方法被称为随机数生成器。随机数最重要的特性是它在产生时后面的那个数…

使用MiniZedZYNQFPGASoC实现用于车道检测的实时边缘检测算法。这个项目中使用的东西硬件组件：Avne…

利用HLS函数创建图像处理解决方案，在可编程逻辑中实现边缘检测（Sobel）。这个项目中使用的东西硬件组件软件应用程序Z…

一、状态机分类1.Moore型：状态机的状态变化仅和当前状态有关；时序逻辑电路的输出只取决于当前状态。设计高速电路时常用此类状态机，把状…