基于 ZYNQMINI开发板一、文档实现功能介绍本文档实现对如何使用inout双向端口进行学习，通过inout端口，…

基于 ZYNQMINI开发板一、文档实现功能介绍本文档实现在 VIVADO 下面新建一个FPGA开发工程，然后调用时钟锁相…

——基于 ZYNQMINI开发板一、文档实现功能介绍本文档实现对设计生成的bit流，固化到FPGA启动配置的FLASH内。固化…

（基于 ZYNQMINI开发板）本文档实现对设计代码进行仿真，使用VIVADO自身的工具进行仿真，通过本教程学习如何使用VIVADO软…

一、文档实现功能介绍本文档实现在 VIVADO 下面新建一个 FPGA 开发工程，然后采用时序和计数实现 LED的流水显示， 工程新建…

机器人技术处于工业4.0、人工智能和边缘革命的前沿。让我们来看看如何创建FPGA控制的机器人手臂。这个项目中使用的东西硬…

基于紫光同创FPGA和YOLO模型的多路视频采集与识别系统2023集创赛紫光同创杯一等奖项目单板方案使用HDMI，双…

always语句在Verilog中，always语句是用来描述组合逻辑或时序逻辑的重要语句。它的声明格式如下：always@(…

这是一个简单的Verilog点灯模块，声明了一个时钟信号clk、一个复位信号rst_n和一个4位的输出寄存器led。在always@(…

超声波模块`timescale1ns/1psmoduleSR_04(input…

设计要求一听饮料需要2.5美元，规定只能投入一美元，0.5美元的硬币。设计架构设计框架图：设计代码…

该项目介绍了如何使用Verilog实现具有预生成系数的简单FIR滤波器。绪论不起眼的FIR滤波器是FPGA…