FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
Verilog小白

Verilog小白

2700
总数：2
9回答

2026年秋招，芯片公司的‘数字IC验证工程师’岗位，对于UVM和SystemVerilog的掌握深度要求到什么程度？是要求能独立搭建环境，还是更看重对协议的理解？

我是微电子专业硕士，准备参加2026年秋招，目标岗位是数字IC验证。在学校里自学了UVM和SystemVerilog，也跑通了一些小例子。但看招…
其他
29天前
0
15回答

数字IC笔试题中，关于‘静态时序分析（STA）’的setup/hold time违例，通常会给出一个电路图，要求分析原因并提出修改方案，这类题有什么解题套路？

每次做笔试题，最怕遇到给一个带有时序违例的电路图，要求分析。除了检查时钟路径、数据路径延迟，还需要考虑哪些因素（如时钟偏移、组合逻辑级数）？常见…
其他
24天前
0