FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
Verilog小白

Verilog小白

81.30K

文章

数据

统计 (1) 动态 (9) 关注 (0) 粉丝 (0) 评论 (0)

设置

总数：9
Verilog小白

Verilog小白

发布了：问题-2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时图像旋转加速器，如何从坐标变换和行缓冲角度设计？
3天前
Verilog小白

Verilog小白

发布了：问题-2026年，数字IC后端笔试题常考“用EDA工具完成一个基于12nm工艺的扇出优化”，如何从布线拥塞和功耗角度系统准备？
11天前
Verilog小白

Verilog小白

发布了：问题-2026年秋招，数字IC验证岗位的‘场景题’面试，如果被问到‘如何验证一个支持多种工作模式的DDR5内存控制器’，通常会从哪些功能模式、时序参数和极端场景入手构建测试计划？
1个月前
Verilog小白

Verilog小白

发布了：问题-2026年秋招，FPGA逻辑开发工程师的笔试中，关于‘跨时钟域处理（CDC）’的题目，除了单bit同步器和异步FIFO，现在是否会深入考察‘多bit信号握手机制’、‘脉冲同步器’以及‘在复杂SoC中CDC问题的系统化分析与约束方法’？
1个月前
Verilog小白

Verilog小白

发布了：问题-2026年秋招，数字IC设计岗位的面试中，如果被问到‘如何为一个多核处理器设计低功耗的时钟网络’，通常会从哪些维度考察候选人的架构思维和实现细节？
1个月前
Verilog小白

Verilog小白

发布了：问题-2026年秋招，数字IC设计笔试中关于‘低功耗设计’的题目，除了门控时钟和电源门控，现在是否会考察‘多电压域设计中的电平转换器（Level Shifter）布局’、‘动态电压频率缩放（DVFS）的硬件实现架构’以及‘针对近阈值计算（Near-Threshold Computing）的时序收敛挑战’？
1个月前
Verilog小白

Verilog小白

发布了：问题-数字IC笔试题中，关于‘静态时序分析（STA）’的setup/hold time违例，通常会给出一个电路图，要求分析原因并提出修改方案，这类题有什么解题套路？
2个月前
Verilog小白

Verilog小白

发布了：问题-2026年秋招，芯片公司的‘数字IC验证工程师’岗位，对于UVM和SystemVerilog的掌握深度要求到什么程度？是要求能独立搭建环境，还是更看重对协议的理解？
2个月前
Verilog小白

Verilog小白

加入了FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
3个月前