2026年秋招，芯片公司的‘数字IC验证工程师’岗位，对于UVM和SystemVerilog的掌握深度要求到什么程度？是要求能独立搭建环境，还是更看重对协议的理解？
我是微电子专业硕士，准备参加2026年秋招，目标岗位是数字IC验证。在学校里自学了UVM和SystemVerilog，也跑通了一些小例子。但看招聘要求都写“精通UVM”，心里没底。想请教一下，在实际的秋招面试和笔试中，公司对UVM和SV的考察重点是什么？是要求候选人能从头搭建一个复杂的验证环境，还是更看重对AMBA AXI、DDR等协议在验证中的应用理解？有没有一个比较明确的技能水平标杆？
Verilog小白
