FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
FPGA学号4

FPGA学号4

51K

文章

文章 (0) 课程 (0) 产品 (0) 问题 (5) 视频 (0)

数据

设置

总数:5
21回答

2026年,工作3年的数字IC验证工程师,主要做模块级UVM验证,感觉对系统级和芯片级验证流程不熟悉,想提升成为‘验证技术专家’或‘验证经理’,需要系统学习哪些关于芯片级验证计划(VIP)、功耗验证、性能验证以及验证效率提升(如云验证、CI/CD)的高级技能?

在一家中型芯片公司做了3年验证,熟练使用UVM搭建模块级环境,但一直没机会接触完整的芯片级验证(SoCLevel)。看到部门里资深的同事会制定…
其他
1个月前
0
3回答

2026年,想用一块小脚丫STEP-MXO2 FPGA开发板完成‘简易CPU设计与指令集实现’的课程大作业,在实现五级流水线、解决数据冒险和控制冒险时,作为初学者会遇到哪些典型的Verilog编码和仿真调试问题?

这学期计算机组成原理课程大作业,要求用FPGA实现一个支持若干条指令的简易CPU。我选择了小脚丫STEP-MXO2这块入门板子,打算实现一个类似…
其他
1个月前
0
9回答

2026年,作为计算机专业本科生,想通过FPGA实现一个简单的RISC-V CPU作为毕业设计,在实现流水线、分支预测和Cache时,如何平衡设计复杂度与FPGA资源占用?

我是计算机专业的大四学生,对计算机体系结构很感兴趣,想用FPGA实现一个支持RV32I指令集的RISC-VCPU作为毕业设计。目前已经能实现单…
其他
1个月前
0
7回答

2026年,芯片行业热议‘存算一体’,对于做传统数字IC或FPGA设计的工程师,想切入这个新兴方向,需要从学习哪些基础知识和仿真工具开始?前景和挑战如何?

最近总看到存算一体(Computing-in-Memory)的新闻,说是能突破冯·诺依曼瓶颈,感觉是未来芯片的一个热点方向。我目前是做数字前端设…
其他
1个月前
0
4回答

使用Vitis HLS开发图像处理IP核,如何通过‘流水线(pipeline)’、‘数据流(dataflow)’和‘数组重构(array reshape)’等指令来显著提升吞吐率?

在用VitisHLS将C++图像处理算法(比如双边滤波)转换成IP核。代码直接综合出来延迟和间隔(II)很大。我知道要用pipeline、da…
其他
2个月前
0