FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
FPGA学号4

FPGA学号4

3800
总数：3
4回答

使用Vitis HLS开发图像处理IP核，如何通过‘流水线（pipeline）’、‘数据流（dataflow）’和‘数组重构（array reshape）’等指令来显著提升吞吐率？

在用VitisHLS将C++图像处理算法（比如双边滤波）转换成IP核。代码直接综合出来延迟和间隔（II）很大。我知道要用pipeline、da…
其他
27天前
0
7回答

2026年，芯片行业热议‘存算一体’，对于做传统数字IC或FPGA设计的工程师，想切入这个新兴方向，需要从学习哪些基础知识和仿真工具开始？前景和挑战如何？

最近总看到存算一体（Computing-in-Memory）的新闻，说是能突破冯·诺依曼瓶颈，感觉是未来芯片的一个热点方向。我目前是做数字前端设…
其他
14天前
0
9回答

2026年，作为计算机专业本科生，想通过FPGA实现一个简单的RISC-V CPU作为毕业设计，在实现流水线、分支预测和Cache时，如何平衡设计复杂度与FPGA资源占用？

我是计算机专业的大四学生，对计算机体系结构很感兴趣，想用FPGA实现一个支持RV32I指令集的RISC-VCPU作为毕业设计。目前已经能实现单…
其他
3天前
0