首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程(送板卡+证书)
PRO
初级启航课程(含板卡+证书)
HOT
证书
FPGA工程师证书(初级)
FPGA工程师证书(中级)
就业级
FPGA工程师证书(高级)
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
FPGA学号4
3
800
关注
(0)
私信(0)
打赏(0)
文章
数据
动态
(4)
统计
(1)
关注
(0)
粉丝
(0)
评论
(0)
设置
全部
注册
关注
评论
发布文章
付费内容
付费下载
付费视频
积分可见
购买积分
余额充值
余额提现
积分兑换
VIP会员
普通分组更新
···
总数:4
FPGA学号4
发布了问题:
问题-2026年,作为计算机专业本科生,想通过FPGA实现一个简单的RISC-V CPU作为毕业设计,在实现流水线、分支预测和Cache时,如何平衡设计复杂度与FPGA资源占用?
3天前
FPGA学号4
发布了问题:
问题-2026年,芯片行业热议‘存算一体’,对于做传统数字IC或FPGA设计的工程师,想切入这个新兴方向,需要从学习哪些基础知识和仿真工具开始?前景和挑战如何?
14天前
FPGA学号4
发布了问题:
问题-使用Vitis HLS开发图像处理IP核,如何通过‘流水线(pipeline)’、‘数据流(dataflow)’和‘数组重构(array reshape)’等指令来显著提升吞吐率?
28天前
FPGA学号4
加入了FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
1个月前