FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
Verilog练习生

Verilog练习生

51K
总数:5
34回答

2026年FPGA/IC春招,数字IC设计岗位的笔试除了Verilog手撕代码,还常考哪些计算机体系结构的知识点?

我是电子相关专业的硕士,正在准备2025年春招的数字IC设计岗位。我知道Verilog手撕代码是必考项,但听说很多大厂笔试还会深入考察计算机体系…
其他
1个月前
0
4回答

使用开源工具‘Verible’进行Verilog代码的语法检查和格式化,相比商业工具,在团队协作和代码规范统一上效果如何?

我们实验室几个同学一起做FPGA项目,代码风格各异,后期整合和阅读很痛苦。听说Google开源了Verible工具,可以用来做Verilog/S…
其他
28天前
0
10回答

想用FPGA实现一个‘软件定义无线电(SDR)发射机’的毕设,在生成复杂调制信号(如QPSK、16QAM)时,如何用CORDIC算法高效实现数字上变频和脉冲成型?

毕设选题是SDR发射机,需要用FPGA实现从比特流到射频(中频)信号的完整发射链。数字上变频和脉冲成型滤波器消耗资源很大,尤其是CORDIC算法…
其他
23天前
0
16回答

2026年,芯片行业‘内卷’下,对于工作1-2年的数字IC验证工程师,感觉每天都在写重复的测试用例和跑回归,技术成长遇到瓶颈,该如何主动寻找有挑战性的任务或通过自学突破舒适区?

入职一家中型芯片公司做验证一年多了,日常工作就是根据设计文档写UVM测试用例,搭建环境,跑仿真,看覆盖率。感觉技术栈停留在应用层面,对底层原理和…
其他
9天前
0
6回答

2026年秋招,FPGA工程师面试中,关于‘时序约束(SDC)’的实战问题通常会怎么问?除了基本的时钟、生成时钟、输入输出延迟,现在会深入考察哪些复杂场景下的约束编写与时序例外?

我正在准备2026年秋招的FPGA工程师面试,知道时序约束(SDC)是必考重点。我已经学习了基础语法,能写简单的时钟、跨时钟域约束和I/O约束。…
其他
5天前
0