首页-技术文章/快讯-RTL

RTL总数：2

数字IC设计时序收敛实践指南：从RTL到GDSII的完整流程

QuickStart本指南旨在帮助你在最短时间内完成一个典型数字IC设计模块的时序收敛流程。假设你已拥有可综合的RTL代码和基础的EDA工具环境（如SynopsysDC、ICC…

二牛学FPGA

技术分享

5小时前

5

0

0

0

开放

数字IC设计时序收敛实践指南：从RTL到GDSII

QuickStart：最短路径实现时序收敛本指南提供一条从RTL设计到GDSII输出的完整时序收敛路径，适用于数字IC设计工程师快速上手。以下步骤可在SynopsysDesig…

二牛学FPGA

技术分享

5小时前

6

0

0

0

开放