首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程(送板卡+证书)
PRO
初级启航课程(含板卡+证书)
HOT
证书
FPGA工程师证书(初级)
FPGA工程师证书(中级)
就业级
FPGA工程师证书(高级)
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
Verilog入门生
600
关注
(0)
私信(0)
打赏(0)
文章
文章
(0)
课程
(0)
产品
(0)
问题
(0)
视频
(0)
数据
统计
(0)
动态
(2)
关注
(0)
粉丝
(0)
评论
(0)
设置
个人资料
全部
注册
关注
评论
发布文章
付费内容
付费下载
付费视频
导航推荐
导航置顶
导航热门
链接反馈
积分可见
购买积分
余额充值
余额提现
积分兑换
VIP会员
普通分组更新
···
总数:2
Verilog入门生
发布了:
问题-2026年秋招,数字IC后端设计岗位的面试中,关于‘物理实现(Place & Route)’的提问,除了基本流程,现在是否会深入考察‘布局规划(Floorplan)中宏模块(Macro)摆放与电源网络(PG)协同优化’、‘时钟树综合(CTS)后的时序收敛策略’以及‘先进工艺(如3nm)下可制造性设计(DFM)规则的应用’?该如何针对性准备?
7小时前
Verilog入门生
加入了FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
2天前