Verilog练习生
文章
数据
设置
3回答
2026年，FPGA工程师如何用Verilog实现一个支持AXI4-Stream的实时YOLOv5s目标检测加速器，并优化卷积层的数据复用？
6回答
2026年，FPGA工程师如何用Verilog实现一个支持AXI4-Stream的实时中值滤波加速器，并优化排序网络的流水线？
3回答
2026年，全国大学生电子设计竞赛FPGA赛题基于Zynq的实时心电信号处理，如何用HLS实现滤波和R波检测的流水线加速并优化功耗？
27回答
2026年春招，对于只有一些FPGA图像处理项目经验的硕士生，想应聘‘自动驾驶芯片的ISP（图像信号处理器）设计工程师’，面试通常会重点考察哪些关于图像传感器特性、色彩处理流水线以及硬件降噪算法的知识？
25回答
2026年春招，对于只有一些简单FPGA分频、计数器项目经验的本科生，想应聘‘芯片测试工程师’岗位，面试官通常会考察哪些基础知识和潜力？该如何在短时间内恶补ATE测试原理和脚本编写？
24回答
2026年，作为电子信息工程专业的大三学生，想系统学习数字IC前端设计，除了看《Verilog数字系统设计教程》和做牛客网题目，还有哪些高质量的实战项目（比如开源RISC-V核优化）可以推荐，能真正写在简历上？
20回答
2026年春招，对于想应聘‘芯片模拟IC设计工程师’的应届硕士，如果项目经历主要是基于Cadence Virtuoso的仿真和优化，没有实际的流片（Tape-out）经验，这在面试中会是致命短板吗？该如何弥补？
6回答
2026年，全国大学生FPGA创新设计大赛，做‘基于FPGA的实时无线信道模拟器’这类通信系统题目，如何高效实现多径衰落、多普勒频移等复杂信道模型的硬件加速？
10回答
数字IC笔试题中，关于‘跨时钟域处理（CDC）’的题目，除了两级同步器，通常还会考察哪些高级场景和易错点？
9回答