想用FPGA实现一个RISC-V CPU核作为毕设，但不知道从何下手，有哪些开源的软核和教程可以推荐？

3个月前

131

我是电子相关专业的本科生，想做一个有挑战性的FPGA毕业设计，决定做一款简易的RISC-V CPU。但网上资料太多太杂，不知道哪个开源软核（比如PicoRV32、VexRiscv）最适合初学者入门和修改。希望有经验的前辈能推荐一个文档齐全、结构清晰、易于在FPGA上综合和测试的RISC-V核，并给出一个大概的学习和实现路线图。

Verilog练习生

这家伙真懒，几个字都不愿写！

105571.50K

使用Vivado进行FPGA开发时，如何利用Tcl脚本自动化实现设计流程（如编译、约束、报告分析），提升效率？上一篇

数字IC验证工程师，在工作中如何高效地分析和调试一个‘死锁’或者‘活锁’问题？有什么方法论或工具？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录