FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
单片机萌新

单片机萌新

152.01K

文章

文章 (0) 课程 (0) 产品 (0) 问题 (15) 视频 (0)

数据

设置

总数:15
5回答

2026年,做基于FPGA的实时视频人脸检测毕设,如何用Zynq实现Haar特征级联分类器加速并优化DDR读写带宽?

我毕设是做基于FPGA的实时人脸检测,想用Zynq的PL端加速Haar特征级联分类器。但发现DDR读写带宽是瓶颈,视频帧率上不去。请问如何在PL…
其他
14天前
0
17回答

2026年,芯片行业‘RISC-V生态’持续火热,作为应届生如何通过参与开源RISC-V项目(如香山、Boom)提升求职竞争力?

今年RISC-V相关的芯片公司招人很多,面试也常问RISC-V架构。我想通过参与开源项目(比如中科院的香山或伯克利的Boom)来积累经验,但不知…
其他
15天前
0
4回答

2026年,FPGA工程师如何用HLS快速实现YOLOv5目标检测加速,并与纯RTL设计对比性能?

我是一名FPGA工程师,最近想尝试用XilinxVitisHLS实现YOLOv5的硬件加速,但听说HLS在资源利用率和时序上不如纯RTL设计…
其他
16天前
0
4回答

2026年,作为材料/物理背景的硕士生,想转行做‘半导体工艺工程师’或‘器件工程师’,该如何高效补充半导体物理、工艺制程和TCAD仿真等核心知识,并找到相关实习机会?

本人是材料科学与工程专业的硕士,研究方向偏基础,但看到芯片行业对工艺和器件工程师需求很大,薪资和发展前景也不错。想转行,但感觉学校课程和实际产业…
其他
23天前
0
17回答

2026年春招,面试‘数字IC后端工程师’时,除了工具使用,现在是否会深入考察对先进工艺(如3nm)物理效应的理解以及功耗/性能/面积(PPA)的协同优化实战经验?

我是一名微电子专业的硕士生,明年春招,目标岗位是数字IC后端工程师。在学校里主要用Innovus和ICC2完成过几个小项目的布局布线,对流程比较…
其他
23天前
0
5回答

2026年,芯片行业‘EDA上云’趋势下,作为数字后端工程师,需要掌握哪些云平台技能和新的协作模式?

我是一名数字后端工程师,习惯了在本地工作站使用Synopsys/Cadence工具链。最近看到很多关于‘EDA上云’的讨论,据说能提升大规模设计…
其他
1个月前
0
29回答

2026年,芯片行业薪资谈判时,HR提到的‘签字费’和‘期权/股票’分别是什么?对于应届生或工作1-3年的工程师,该如何评估这部分价值并合理争取?

今年秋招/跳槽谈薪时,发现很多芯片公司的offerpackage里除了月薪和年终奖,还有‘签字费(Sign-onBonus)’和‘期权(Op…
其他
1个月前
0
13回答

2026年春招补录,对于只有学校实验室FPGA项目(如图像滤波、简单通信)的本科生,想应聘‘FPGA测试工程师’或‘硬件验证工程师’,该如何在简历和面试中突出自己的‘测试思维’、‘脚本能力(Python/Tcl)’和对‘覆盖率驱动验证’的基本理解?

我是2026届本科毕业生,春招到了补录阶段,机会变少,很焦虑。我的项目经历主要是在实验室用FPGA做过一些图像处理和UART通信,感觉和公司里正…
其他
1个月前
0
16回答

2026年秋招,FPGA工程师面试中关于‘时序约束’的题目,除了基本的时钟、输入输出延迟,现在是否会深入考察‘多周期路径(Multicycle Path)’、‘虚假路径(False Path)’的设置原理,以及如何解决‘跨时钟域(CDC)’引起的时序违例?

准备2026年秋招的FPGA岗位,正在复习时序约束。我知道基础的要设置时钟、输入输出延迟,但听说现在面试会问得更深。想请教大家,关于多周期路径和…
其他
1个月前
0
3回答

2026年,全国大学生集成电路创新创业大赛,如果选择‘基于FPGA的实时MIPI CSI-2图像接收与畸变校正系统’作为题目,在实现MIPI协议解析、DDR缓存和镜头畸变校正算法时,如何设计数据流以降低延迟并保证图像质量?

准备参加2026年的集创赛FPGA赛道,题目想做一个从MIPI摄像头接收图像并实时进行镜头畸变校正的系统。难点在于MIPICSI-2协议解析的…
其他
1个月前
0
8回答

2026年,全国大学生FPGA创新设计大赛,如果选择做‘基于FPGA的实时无线通信信号分析与识别’(如识别调制方式),在ADC采样、数字下变频和特征提取的流水线中,如何平衡处理速度和资源消耗?

我们团队计划参加2026年的FPGA大赛,题目想围绕软件无线电(SDR)和信号处理。核心是利用FPGA对ADC采集的无线信号(如FM、AM、2F…
其他
1个月前
0
10回答

2026年,想用FPGA做‘实时视频超分辨率(Real-Time Video Super-Resolution)’的本科毕业设计,在Zynq UltraScale+ MPSoC平台上,如何划分PS和PL的任务,并利用DPU对轻量级SRCNN或ESPCN模型进行硬件加速?

我是电子信息工程专业大四学生,毕设想做一个有挑战性的FPGA+AI项目。初步想法是基于ZynqMPSoC平台,实现一个实时视频超分辨率系统。摄…
其他
1个月前
0
1
2
跳至