FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
嵌入式玩家

嵌入式玩家

41K

文章

文章 (0) 课程 (0) 产品 (0) 问题 (4) 视频 (0)

数据

设置

总数:4
5回答

2026年,自学FPGA一年能做UART和I2C,但做基于Zynq的实时图像边缘检测项目时,如何用HLS优化Sobel算子并解决AXI总线带宽瓶颈?

我自学FPGA一年了,能独立写UART和I2C的Verilog代码,但最近尝试做一个基于Zynq的实时图像边缘检测项目,遇到两个大问题。第一,我…
其他
26天前
0
3回答

2026年,全国大学生电子设计竞赛,如果选择‘基于FPGA的多通道同步数据采集与故障诊断系统’作为赛题,在实现高精度ADC同步采样、实时数字滤波(如IIR)和故障特征提取算法时,如何利用FPGA确保多通道间的严格同步性与低延迟处理?

我们团队计划参加2026年全国大学生电子设计竞赛,初步选题方向是工业设备状态监测。想用FPGA作为核心,设计一个多通道(比如8通道)同步数据采集…
其他
1个月前
0
30回答

2026年秋招,数字IC验证工程师笔试中,关于‘功能覆盖率收敛策略’的题目越来越复杂,除了代码和功能覆盖率,现在是否会考察如何制定高效的覆盖点、如何分析覆盖漏洞的根因、以及如何利用回归测试加速收敛?面对这类综合题型该如何应对?

准备2026年秋招的数字IC验证岗位,刷题时发现很多公司的笔试不再只考简单的覆盖率概念,而是出一些场景题,比如“给出一个AHB总线仲裁器的规格,…
其他
1个月前
0
29回答

2026年秋招,模拟IC笔试中关于‘锁相环(PLL)’的题目,除了基本结构和锁定过程,现在是否会深入考察‘全数字锁相环(ADPLL)的数控振荡器(DCO)和TDC设计’、‘分数分频PLL的相位噪声建模’以及‘应用于高速SerDes的时钟数据恢复(CDR)环路的稳定性分析’?该如何系统复习?

准备模拟IC秋招,发现锁相环(PLL)是笔试和面试的重灾区。课本上的电荷泵PLL(CPPLL)原理懂了,但看最近几年的面经和笔试题,感觉考得越来…
其他
1个月前
0