FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-技术文章/快讯-异步FIFO
异步FIFO总数：22
异步FIFO设计指南：基于双口RAM的Verilog实现与调试技巧

异步FIFO设计指南：基于双口RAM的Verilog实现与调试技巧

QuickStart准备环境：Vivado2024.2/QuartusPrimePro24.3，仿真器用VivadoSimulator或ModelSimSE…
二牛学FPGA二牛学FPGA
技术分享
11天前
33
0
0
0
开放
Verilog实战：2026年用双口RAM实现异步FIFO的常见调试技巧

Verilog实战：2026年用双口RAM实现异步FIFO的常见调试技巧

QuickStart步骤一：下载Vivado2024.2或更高版本（2026年推荐Vivado2025.1），新建RTL项目，器件选择XilinxArtix-7XC7A3…
二牛学FPGA二牛学FPGA
技术分享
11天前
76
0
0
0
开放
Verilog实战：2026年用双口RAM实现异步FIFO的常见调试技巧

Verilog实战：2026年用双口RAM实现异步FIFO的常见调试技巧

QuickStart1.安装Vivado2024.2或更新版本（2026年推荐使用Vivado2025.1+），确保支持目标器件（如XilinxArtix-7/…
二牛学FPGA二牛学FPGA
技术分享
11天前
38
0
0
0
开放
Verilog实战：2026年用双口RAM实现异步FIFO的常见调试技巧

Verilog实战：2026年用双口RAM实现异步FIFO的常见调试技巧

QuickStart步骤1：准备开发环境（Vivado2024.2/QuartusPrimePro24.3+）并新建工程，目标器件选XilinxArtix-7X…
二牛学FPGA二牛学FPGA
技术分享
11天前
32
0
0
0
开放
Verilog实战：2026年用双口RAM实现异步FIFO的常见调试技巧

Verilog实战：2026年用双口RAM实现异步FIFO的常见调试技巧

QuickStart准备环境：安装Vivado2024.x（或更高版本），确认支持目标器件（如XilinxArtix-7/Kintex-7系列）。创建工程：新建R…
二牛学FPGA二牛学FPGA
技术分享
11天前
43
0
0
0
开放
Verilog入门：2026年用异步FIFO解决跨时钟域问题的实战技巧

Verilog入门：2026年用异步FIFO解决跨时钟域问题的实战技巧

QuickStart以下步骤可在30分钟内搭建一个异步FIFO验证环境，观察跨时钟域数据传输的正确性。步骤1：下载并安装Vivado2024.1（或更高版本），新建一个RTL工…
二牛学FPGA二牛学FPGA
技术分享
13天前
53
0
0
0
开放
跨时钟域同步：2026年异步FIFO深度计算与格雷码实践

跨时钟域同步：2026年异步FIFO深度计算与格雷码实践

QuickStart1.安装Vivado2024.2（或更高版本），确保支持所选器件（如XC7K325T）。2.新建工程，选择Verilog作为默认语言，添加异步…
FPGA小白FPGA小白
技术分享
15天前
45
0
0
0
开放
跨时钟域同步：异步FIFO深度计算与格雷码实现指南

跨时钟域同步：异步FIFO深度计算与格雷码实现指南

QuickStart准备环境：安装Vivado2024.1（或更高版本），确认已添加目标器件（如XilinxArtix-7XC7A35T）。创建工程：新建RTL工程…
二牛学FPGA二牛学FPGA
技术分享
15天前
29
0
0
0
开放
跨时钟域同步：异步FIFO深度计算与格雷码优化设计指南

跨时钟域同步：异步FIFO深度计算与格雷码优化设计指南

QuickStart本指南将带你快速掌握异步FIFO的深度计算方法与格雷码指针优化技术。通过一个典型跨时钟域场景的完整实现，你可以在30分钟内完成设计、仿真与验证。前置条件熟悉V…
FPGA小白FPGA小白
技术分享
16天前
31
0
0
0
开放
跨时钟域设计：异步FIFO深度计算与Verilog实现2026版

跨时钟域设计：异步FIFO深度计算与Verilog实现2026版

QuickStart准备环境：安装Vivado2024.2或更高版本（或QuartusPrime24.x），确保支持SystemVerilog-2012。创建工程：新建RT…
二牛学FPGA二牛学FPGA
技术分享
16天前
51
0
0
0
开放
跨时钟域设计：异步FIFO深度计算与Verilog实现2026版

跨时钟域设计：异步FIFO深度计算与Verilog实现2026版

QuickStart步骤一：在Vivado2024.2（或更高版本）中新建工程，目标器件选XilinxArtix-7XC7A35T（或等效）。步骤二：创建顶层模块asy…
二牛学FPGA二牛学FPGA
技术分享
16天前
43
0
0
0
开放
跨时钟域设计实践：异步FIFO与握手协议的实现与验证指南

跨时钟域设计实践：异步FIFO与握手协议的实现与验证指南

QuickStart（快速上手）安装Vivado2023.1以上版本，并新建一个RTL工程，目标器件选择XilinxArtix-7XC7A35T。创建顶层模块，例…
二牛学FPGA二牛学FPGA
技术分享
18天前
33
0
0
0
开放
1
2
跳至