首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程(送板卡+证书)
PRO
初级启航课程(含板卡+证书)
HOT
证书
FPGA工程师证书(初级)
FPGA工程师证书(中级)
就业级
FPGA工程师证书(高级)
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
首页
-
所有问题
-
其他
-
正文
2026年FPGA大赛备赛,用Zynq做实时手势识别时,怎么在PL侧加速CNN推理并控制功耗在1.5W以内?
硅农预备役
其他
2小时前
0
0
3
今年FPGA大赛想选AI加速方向,打算用Zynq做实时手势识别,但导师要求功耗不能超过1.5W。我在PL侧部署了一个轻量级CNN,但推理速度只有15fps,达不到实时要求。请问怎么优化卷积层的流水线和数据复用策略?量化到INT8后精度掉了3个点,有什么补偿方法?另外,PS侧要不要参与数据预处理来降低功耗?求有大赛经验的大佬分享具体方案。
硅农预备役
这家伙真懒,几个字都不愿写!
14
1.23K
1.91K
关注
(0)
私信(0)
打赏(0)
生成海报
0
收藏
0
0
分享:
2026年,FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时视频缩放加速器,双线性插值和行缓冲怎么设计流水线?
上一篇
2026年,FPGA工程师面试如何用Verilog实现一个基于AXI4-Stream的实时视频直方图均衡化加速器,并优化累积分布函数计算的流水线?
下一篇
还没有人回答,第一个参与下?
登录
我要回答
回答被采纳奖励100个积分
请先登录
立即登录