2026年异构计算趋势：FPGA与GPU在数据中心加速任务中的协同调度

// 伪代码描述任务依赖与数据流
TaskGraph:
  for each frame in stream:
    T1(FPGA): Decode + NoiseFilter (产出Frame_A)
    T2(GPU):  ObjectDetection (消耗Frame_A， 产出BBoxes)
    T3(FPGA): OverlayBBox (消耗原始Frame + BBoxes， 产出Frame_Out)
    // T2 依赖于 T1 完成， T3 依赖于 T2 完成。
    // 但不同帧的T1/T2/T3可以形成流水线。

// 简化的中央调度器循环
while (hasWork) {
    // 1. 检查已完成任务，释放其占用的缓冲区
    for (auto &task : completedTasks) {
        bufferPool.release(task.assignedBuffer);
    }
    // 2. 尝试派发新任务
    for (auto &dev : {fpgaDev, gpuDev}) {
        if (dev.isIdle() && !taskQueue.empty()) {
            Task nextTask = taskQueue.pop();
            Buffer* buf = bufferPool.acquire();
            // 关键：设置依赖事件
            if (nextTask.dependsOn != nullptr) {
                cudaStreamWaitEvent(gpuStream, nextTask.dependsOn->fpgaDoneEvent); // GPU等待FPGA事件
                // 或 fpgaKernel.setArg("wait_event", nextTask.dependsOn->gpuDoneEvent); 某些高级FPGA流程支持
            }
            dev.launchKernel(nextTask, buf); // 异步启动
            dev.recordCompletionEvent(); // 记录此任务完成事件，供后续任务依赖
        }
    }
    // 3. 等待一小段时间或等待特定事件，避免忙等待
    std::this_thread::yield();
}

// Vitis HLS 风格的DMA接口示例
void preprocessing_kernel(
    hls::stream<ap_axiu<DATA_WIDTH,0,0,0>> &dma_input,  // 从DMA来的AXI流
    hls::stream<ap_axiu<DATA_WIDTH,0,0,0>> &dma_output, // 向DMA去的AXI流
    uint64_t *output_status_reg // 写入完成状态到CSR
) {
    #pragma HLS INTERFACE axis port=dma_input
    #pragma HLS INTERFACE axis port=dma_output
    #pragma HLS INTERFACE m_axi port=output_status_reg offset=slave
    // ... 核心处理流水线 ...
    // 处理完成后，向特定地址写入完成标志，可触发主机中断
    *output_status_reg = TASK_COMPLETE_FLAG;
}