首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程（送板卡+证书）
PRO
初级启航课程（含板卡+证书）
HOT
证书
FPGA工程师证书（初级）
FPGA工程师证书（中级）
就业级
FPGA工程师证书（高级）
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
嵌入式初学者
初级工程师
1
401
关注
(0)
私信(0)
打赏(0)
文章
文章
(0)
课程
(0)
产品
(0)
问题
(1)
视频
(0)
数据
统计
(1)
动态
(3)
关注
(0)
粉丝
(0)
评论
(0)
设置
个人资料
发布
收藏
喜欢
不喜欢
总数：1
0
回答
2026年，FPGA工程师用Verilog实现YOLOv8n时，DSP资源不够怎么通过移位和加法替代乘法优化？
我在做FPGA上部署YOLOv8n的项目，发现DSP资源严重不足，LUT倒是还有富余。看到网上说可以用移位和加法来替代乘法，但具体怎么实现呢？比…
其他
3小时前
0
