首页-所有问题-其他-正文

2026年，FPGA工程师用Verilog实现YOLOv8n时，DSP资源不够怎么通过移位和加法替代乘法优化？

嵌入式初学者

1小时前

0

0

2

我在做FPGA上部署YOLOv8n的项目，发现DSP资源严重不足，LUT倒是还有富余。看到网上说可以用移位和加法来替代乘法，但具体怎么实现呢？比如卷积层中的乘法操作，如何拆解成移位和加法来减少DSP占用？有没有实际案例或代码片段可以参考？资源优化后对时序和精度影响大吗？求有经验的大佬指点。

嵌入式初学者

嵌入式初学者

初级工程师

这家伙真懒，几个字都不愿写！

12401

分享：

2026年，FPGA大赛做实时视频拼接，多摄像头帧同步怎么解决？求具体Verilog实现方案上一篇

2026年，FPGA零基础入门，是先学Verilog还是直接买开发板做项目？完整学习路线是什么下一篇

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

请先登录