首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程(送板卡+证书)
PRO
初级启航课程(含板卡+证书)
HOT
证书
FPGA工程师证书(初级)
FPGA工程师证书(中级)
就业级
FPGA工程师证书(高级)
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
焊板子的小明
2
700
关注
(0)
私信(0)
打赏(0)
文章
文章
(0)
课程
(0)
产品
(0)
问题
(2)
视频
(0)
数据
统计
(1)
动态
(3)
关注
(0)
粉丝
(0)
评论
(0)
设置
个人资料
发布
收藏
喜欢
不喜欢
总数:2
3
回答
2026年,FPGA工程师用Verilog实现实时视频去雾时,暗通道先验算法在Zynq上怎么优化流水线才能不丢帧?
最近在做毕业设计,基于Zynq的实时视频去雾系统,用了暗通道先验算法。但是发现流水线设计不好,处理1080p视频时总是丢帧。求问各位大佬,暗通道…
其他
8小时前
0
9
回答
2026年FPGA校招,面试官问Verilog实现AXI4-Stream的实时Sobel边缘检测,行缓冲和流水线怎么设计才能拿满分?
最近在准备2026年FPGA校招,看到很多面经都提到手撕Verilog实现AXI4-Stream的实时Sobel边缘检测。我大概知道要用行缓冲来…
就业招聘
1天前
0