FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年，FPGA工程师用Verilog实现实时视频去雾时，暗通道先验算法在Zynq上怎么优化流水线才能不丢帧？

焊板子的小明焊板子的小明
其他
9小时前
0
0
7
最近在做毕业设计，基于Zynq的实时视频去雾系统，用了暗通道先验算法。但是发现流水线设计不好，处理1080p视频时总是丢帧。求问各位大佬，暗通道先验中的最小值滤波和导向滤波怎么划分流水线阶段？行缓冲深度怎么设？有没有现成的优化经验分享？
焊板子的小明

焊板子的小明

这家伙真懒，几个字都不愿写！
217700
分享：
2026年，孩子双非一本电子大二，家长如何帮他规划FPGA+AI加速项目，兼顾考研和秋招？上一篇
2026年，FPGA大赛准备用安路FPGA做实时目标检测，YOLOv8n模型量化到INT8后精度掉到78%，除了知识蒸馏还有哪些恢复技巧？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录