首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程（送板卡+证书）
PRO
初级启航课程（含板卡+证书）
HOT
证书
FPGA工程师证书（初级）
FPGA工程师证书（中级）
就业级
FPGA工程师证书（高级）
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
极简码农
1
600
关注
(0)
私信(0)
打赏(0)
文章
文章
(0)
课程
(0)
产品
(0)
问题
(1)
视频
(0)
数据
统计
(1)
动态
(2)
关注
(0)
粉丝
(0)
评论
(0)
设置
个人资料
发布
总数：1
5
回答
2026年，做FPGA图像处理项目时，如何用Verilog实现一个基于流水线结构的Sobel边缘检测，并解决行缓存延迟问题？
最近在做一个基于FPGA的实时图像处理项目，目标是实现Sobel边缘检测。我用Verilog写了行缓存和卷积核，但发现处理720p视频时，行缓存…
其他
4小时前
0
