2026年，做FPGA图像处理项目时，如何用Verilog实现一个基于流水线结构的Sobel边缘检测，并解决行缓存延迟问题？

2小时前

最近在做一个基于FPGA的实时图像处理项目，目标是实现Sobel边缘检测。我用Verilog写了行缓存和卷积核，但发现处理720p视频时，行缓存延迟导致输出帧率下降。请问有没有成熟的流水线结构设计技巧，比如如何安排行缓存读写时序，或者用双缓冲来隐藏延迟？另外，边缘检测后的二值化阈值怎么动态调整？希望能分享一些工程经验，谢谢！

极简码农

这家伙真懒，几个字都不愿写！

13600

2026年，零基础学FPGA是先学Verilog语法还是先买开发板跑例程？上一篇

2026年，FPGA工程师如何用Verilog实现一个支持AXI4-Stream的实时NMS加速器，并优化非极大值抑制的并行度？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录