首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程（送板卡+证书）
PRO
初级启航课程（含板卡+证书）
HOT
证书
FPGA工程师证书（初级）
FPGA工程师证书（中级）
就业级
FPGA工程师证书（高级）
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
FPGA菜鸟
1
601
关注
(0)
私信(0)
打赏(0)
文章
文章
(0)
课程
(0)
产品
(0)
问题
(1)
视频
(0)
数据
统计
(1)
动态
(2)
关注
(0)
粉丝
(0)
评论
(0)
设置
个人资料
发布
总数：1
18
回答
2026年秋招，数字IC前端笔试常考用Verilog实现一个支持AXI4-Stream的多通道数据包合并器，如何从状态机设计和带宽分配角度系统准备？
最近刷牛客和CSDN发现，很多公司笔试都爱考AXI4-Stream相关的设计题。我遇到一道题：要求实现一个多通道数据包合并器，能把多个输入流合并…
其他
5小时前
0
