FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
Verilog学习ing

Verilog学习ing

172.21K

文章

文章 (0) 课程 (0) 产品 (0) 问题 (17) 视频 (0)

数据

设置

总数:17
5回答

2026年FPGA大赛集创赛国一学长分享:用Zynq做实时目标检测,从模型量化到PL端加速全流程踩坑记录

今年集创赛选了实时目标检测方向,用的Zynq平台,想把YOLO模型量化后部署到PL端加速。但卡在模型量化精度损失和PL端卷积核并行度设计上,看别…
其他
9小时前
0
18回答

2026年,孩子是二本电子专业大二,家长如何通过FPGA云课堂帮他在暑假完成一个基于Zynq的智能家居项目,并平衡考研准备?

家长担心孩子学校资源不足,又想通过项目提升就业竞争力,同时不耽误考研。
就业招聘
17天前
0
17回答

2026年,芯片行业RISC-V生态爆发,应届生投递数字IC前端岗位如何通过参与香山项目差异化竞争?

今年秋招发现RISC-V相关岗位特别多,但面试官都问有没有开源项目经验。我自学Verilog一年,想参与香山处理器项目但代码量太大,不知从何入手…
其他
21天前
0
29回答

2026年秋招,数字IC验证工程师的面试中,除了UVM,现在是否普遍要求掌握SystemVerilog Assertion (SVA) 和 Coverage-Driven Verification (CDV) 的实战经验?该如何高效学习并在项目中体现?

准备2026年秋招的数字IC验证岗位。看很多面经都说UVM是基础,但现在要求越来越高了。想请教一下,目前中大型芯片公司面试验证岗,除了UVM验证…
其他
26天前
0
30回答

2026年秋招,FPGA工程师笔试中关于‘高速串行接口(如PCIe, Ethernet)’的题目越来越普遍,该如何系统复习相关协议和硬件实现要点?

准备参加2026年秋招,目标岗位是FPGA开发工程师。看了很多公司的往年笔试题和面经,发现关于高速串行接口的考察越来越多,特别是PCIeGen…
其他
1个月前
0
0回答

2026年秋招,模拟IC设计岗位的面试中,关于‘运算放大器(Op-Amp)’的题目,除了基本参数(GBW, SR, CMRR),现在是否会深入考察‘稳定性分析与补偿技术’、‘噪声优化’以及‘在低压低功耗场景下的设计技巧’?该如何针对性准备?

我正在准备模拟IC设计的秋招面试,运放是必考重点。我知道要掌握增益带宽积、压摆率、共模抑制比这些基本参数。但听说现在面试官问得很深,会涉及到频率…
其他
1个月前
0
30回答

2026年,芯片行业‘存算一体’架构成为新风口,对于一名做传统数字SoC架构的工程师,想转向这个领域,需要重点补充哪些关于新型存储器(如RRAM)、模拟计算电路以及架构-电路协同优化的知识?

工作三年,一直在做传统CPU/SoC的架构设计,感觉技术栈比较固定。最近看到很多公司在招聘存算一体(Computing-in-Memory)方向…
其他
1个月前
0
12回答

2026年,工作5年的FPGA工程师,一直在通信领域,想内部转岗到公司新成立的‘汽车电子事业部’做车载FPGA开发,除了学习功能安全标准,在具体技术栈(如车载以太网、CAN FD、功能安全机制实现)上需要提前做好哪些项目储备?

公司业务拓展,成立了汽车电子部门,正在内部招募有FPGA经验的工程师转型。我做了多年通信协议FPGA实现,但对汽车电子完全陌生。我知道要学ISO…
其他
1个月前
0
22回答

2026年春招,对于只有数字IC验证课程项目经验的硕士应届生,想应聘竞争激烈的‘芯片前端设计工程师’,该如何在面试中扭转‘验证转设计’的劣势,并证明自己的设计潜力?

我是微电子专业硕士,实验室项目主要是数字IC验证,用UVM搭建环境、写测试用例。但我个人对设计更感兴趣,秋招想投数字IC设计岗位。我知道验证转设…
其他
1个月前
0
10回答

2026年秋招,在应聘‘FPGA原型验证工程师’的终面中,面试官让‘现场分析一个跨时钟域脉冲同步失败的实际波形图’,应该如何系统地定位问题并阐述解决思路?

听说现在FPGA和芯片验证的面试越来越实战化。假设在终面中,面试官给了一张示波器或ILA抓取的波形图,场景是:一个慢时钟域的脉冲信号,试图通过两…
其他
1个月前
0
28回答

2026年春招,应聘‘芯片数字IC验证工程师’时,如果被问到‘如何验证一个带有Cache一致性协议(如ACE或CHI)的多核SoC?’,考察的重点和难点是什么?

准备2026年春招的数字IC验证岗位,看到很多大厂(如海思、平头哥)的面试经验里都提到了多核一致性协议的验证,感觉这是高级验证工程师的必备技能。…
其他
2个月前
0
30回答

2026年,芯片公司的‘数字IC前端设计’岗位笔试,关于‘仲裁器(Arbiter)’的设计,现在常考哪些变体和深度问题?除了固定优先级和轮询,会考察权重仲裁、低延迟设计或防止饥饿的机制吗?

准备2026年秋招的数字IC设计笔试,刷题时发现仲裁器是高频考点。但常见的题目多是固定优先级或RoundRobin。想请教一下,现在大厂的笔试…
其他
2个月前
0
1
2
跳至