FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
数字系统入门

数字系统入门

91.40K

文章

文章 (0) 课程 (0) 产品 (0) 问题 (9) 视频 (0)

数据

设置

总数:9
17回答

2026年,AI芯片公司实习要求掌握‘模型剪枝+FPGA部署’,应届生如何通过开源项目(如Vitis AI)快速积累项目经验?

我投了某AI芯片公司的FPGA加速岗实习,JD里明确写了要熟悉模型剪枝和量化部署。我自学过一点TensorFlow,但对FPGA上的部署完全没概…
其他
12天前
0
10回答

2026年,想用一块Intel Agilex 7 FPGA的DSP资源优势,完成‘基于FFT的实时频谱分析与跳频信号识别’的毕业设计,在实现多通道并行FFT、峰值检测与模式识别时,如何最大化利用其高精度DSP块和HBM2e内存带宽?

毕设题目需要处理宽带信号,选中了Agilex7FPGA,看中其高精度DSP和HBM。但以前只用过Cyclone系列,资源有限。现在面临架构设…
其他
1个月前
0
16回答

2026年,工作2年的芯片测试工程师,感觉每天就是‘流水线操作员’,想内部转岗做‘芯片质量与可靠性(Q&R)工程师’,需要补充学习哪些关于失效分析(FA)、加速寿命测试(ALT)和车规认证(AEC-Q)的知识体系?

各位前辈好,我目前在一家芯片公司做测试工程师快2年了,日常工作主要是操作ATE机台、执行测试程序、分析初筛失效芯片,感觉技术含量不高,成长遇到瓶…
其他
1个月前
0
10回答

2026年,想用Verilog在FPGA上实现一个简易的‘卷积神经网络加速器’作为毕设,在实现卷积、池化和全连接层时,如何设计一个可配置、数据复用的计算单元来优化资源利用?

毕设题目定了,是用FPGA实现一个支持MNIST手写数字识别的CNN加速器。导师要求不能直接用HLS或VitisAI,得用Verilog写底层…
其他
1个月前
0
10回答

2026年秋招,数字IC笔试题中关于‘异步FIFO’的题目,除了深度、指针比较,现在是否会深入考察‘基于格雷码的指针同步在不同时钟频率比下的亚稳态风险分析’、‘FIFO满空标志产生的精确性与性能权衡’以及‘用SystemVerilog Assertion验证FIFO功能’?

准备数字IC设计秋招笔试,异步FIFO是必考题。传统的题目会考深度计算、读写指针格雷码转换、空满判断逻辑。但听说现在的题目越来越难,可能会深入考…
其他
1个月前
0
4回答

2026年,全国大学生集成电路创新创业大赛(集创赛)的‘芯片测试赛道’对于本科生来说难度如何?需要掌握哪些ATE机台操作和测试程序开发的基础知识才能参赛?

我们是电子专业大三的团队,对芯片测试很感兴趣,想报名集创赛的芯片测试赛道。但学校实验室没有昂贵的ATE测试机台,我们只在课本上学过一些测试原理(…
其他
1个月前
0
10回答

2026年春招,对于想应聘‘芯片DFT工程师’的硕士应届生,如果只有学校基础的ATPG实验经验,该如何在短时间内深入学习并实践IEEE 1687(IJTAG)和Hierarchical DFT等进阶内容?

我是微电子专业硕士,明年春招想找DFT工程师的工作。在学校只做过基础的Scan链插入和ATPG实验,用的是Synopsys的工具。看招聘要求很多…
其他
1个月前
0
25回答

2026年秋招,数字IC设计笔试中关于‘静态时序分析(STA)’的题目,除了setup/hold time计算,现在常考哪些进阶场景和复杂约束?

正在备战2026年秋招的数字IC设计岗位,刷了不少笔试题,发现静态时序分析(STA)是必考重点。基础的建立保持时间计算、时钟周期分析已经掌握,但…
其他
2个月前
0
5回答

全国大学生集成电路创新创业大赛,做‘基于FPGA的神经网络推理加速器’这类项目,如何脱颖而出?评委更看重创新点还是工程实现完整性?

学长学姐们好,我计划明年参加集创赛,想选FPGA赛道,做一个神经网络加速器相关的项目。看了往届获奖作品,很多都围绕CNN/Transformer…
其他
2个月前
0