首页-技术文章/快讯-跨时钟域设计

跨时钟域设计总数：2

跨时钟域设计：异步FIFO深度计算与Verilog实现2026版

QuickStart准备环境：安装Vivado2024.2或更高版本（或QuartusPrime24.x），确保支持SystemVerilog-2012。创建工程：新建RT…

二牛学FPGA

技术分享

10小时前

4

0

0

0

开放

跨时钟域设计实践：异步FIFO与握手协议的实现与验证指南

QuickStart（快速上手）安装Vivado2023.1以上版本，并新建一个RTL工程，目标器件选择XilinxArtix-7XC7A35T。创建顶层模块，例…

二牛学FPGA

技术分享

2天前

10

0

0

0

开放