2026年FPGA工程师面试，手撕Verilog实现实时视频缩放时，面试官追问双线性插值行缓冲深度怎么算？

14小时前

最近在准备FPGA校招面试，看到很多面经都考实时视频缩放的双线性插值。我理解行缓冲需要存两行像素，但具体深度怎么根据输入输出分辨率算？比如输入1920x1080输出1280x720，行缓冲深度是1920还是2048？面试官会不会追问行缓冲的读写地址怎么生成？求有经验的大佬指点一下，最好能给个具体的公式和Verilog伪代码。

单片机初学者

这家伙真懒，几个字都不愿写！

138901.81K

2026年FPGA大赛集创赛，用安路FPGA做实时目标检测，YOLOv5s的INT4量化后精度崩了，怎么用混合精度恢复？上一篇

2026年FPGA大赛做实时AI语音降噪，安路FPGA的DSP资源不够用，怎么用查找表和移位寄存器硬怼出乘累加器？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录