2026年FPGA大赛做实时AI语音降噪，安路FPGA的DSP资源不够用，怎么用查找表和移位寄存器硬怼出乘累加器？

12小时前

我们队伍在备赛2026年FPGA大赛，选题是实时AI语音降噪，用的安路FPGA，但DSP资源只有几十个，根本不够跑一个完整的DNN推理。我在想能不能用查找表和移位寄存器来模拟乘累加器，但不知道具体怎么实现，吞吐量会不会掉很多？有没有大佬分享过类似方案，或者有现成的开源代码可以参考？求具体优化策略和踩坑记录！

HelloGeek

这家伙真懒，几个字都不愿写！

499900

2026年FPGA工程师面试，手撕Verilog实现实时视频缩放时，面试官追问双线性插值行缓冲深度怎么算？上一篇

2026年，FPGA零基础自学每天3小时，多久能独立完成一个电赛作品？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录