FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年，FPGA工程师面试被问如何用Verilog实现一个基于AXI4-Stream的实时图像去雾加速器，并优化暗通道先验算法的流水线？

嵌入式开发萌新嵌入式开发萌新
其他
1小时前
0
0
2
最近面试被问到如何用Verilog实现一个基于AXI4-Stream的实时图像去雾加速器，要求优化暗通道先验算法的流水线。我有点懵，不知道从何入手。暗通道先验算法包括求最小值、透射率估计、导向滤波等步骤，这些在硬件上怎么高效实现？流水线怎么设计才能避免数据阻塞？求大佬指点具体思路和关键优化点。
嵌入式开发萌新

嵌入式开发萌新

这家伙真懒，几个字都不愿写！
491900
分享：
2026年FPGA大赛用Zynq做实时视频去雾，暗通道先验算法在PL侧BRAM不够怎么办？求具体优化方案上一篇
2026年FPGA校招，面试官问手撕Verilog实现一个支持AXI4-Stream的实时Sobel边缘检测加速器，应届生如何从行缓冲和流水线角度设计？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录