首页-所有问题-其他-正文

2026年FPGA大赛用Zynq做实时视频去雾，暗通道先验算法在PL侧BRAM不够怎么办？求具体优化方案

2小时前

0

0

3

今年FPGA大赛想做实时视频去雾，选了暗通道先验算法，在Zynq上实现时发现BRAM根本不够用，透射率估计和导向滤波那几步特别吃内存。有没有什么优化套路，比如分块计算、流水线复用或者改用行缓冲？求大佬给个具体方案，最好能控制在1080p30帧以内，BRAM占用降到80%以下。

EDA初学者

EDA初学者

这家伙真懒，几个字都不愿写！

13600

分享：

2026年FPGA工程师面试，手撕Verilog实现AXI4-Stream的实时视频缩放，双线性插值行缓冲怎么设计流水线才能拿满分？上一篇

2026年，FPGA工程师面试被问如何用Verilog实现一个基于AXI4-Stream的实时图像去雾加速器，并优化暗通道先验算法的流水线？下一篇

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

请先登录