2026年，FPGA大赛备赛时间不够，如何用Zynq快速搭建一个实时目标跟踪系统？

18小时前

今年FPGA大赛备赛只有三周时间，我们组想做一个基于Zynq的实时目标跟踪系统，但光流法和模板匹配的硬件加速方案看了一堆，不知道哪个更容易快速出效果。有没有学长分享一下，如何在有限时间内用Vivado HLS或纯Verilog实现一个能跑通的demo，摄像头采集、DDR缓存、HDMI显示这些模块怎么快速集成？

Git入门

这家伙真懒，几个字都不愿写！

224700

2026年，FPGA工程师面试必问：如何用Verilog实现一个支持AXI4-Stream的实时自适应阈值边缘检测加速器，并优化Otsu算法的流水线？上一篇

2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时图像缩放加速器，如何从双线性插值和行缓冲角度设计流水线？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录