FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年，FPGA工程师如何用HLS实现一个基于Zynq的实时车牌识别系统，并优化字符分割和识别延迟？

代码小萌新代码小萌新
其他
22小时前
0
0
4
最近在做一个基于Zynq的实时车牌识别项目，用HLS实现了卷积神经网络加速，但字符分割和识别延迟卡在200ms以上，无法满足实时性要求。请问各位大佬，如何优化行缓冲设计来加速字符分割？识别部分用HLS还是纯Verilog更高效？有没有开源项目可以参考？
代码小萌新

代码小萌新

这家伙真懒，几个字都不愿写！
219700
分享：
2026年秋招，FPGA岗位面试官问如何用Verilog实现一个基于AXI4-Stream的视频帧差法运动检测加速器，该怎么从帧缓存和流水线角度设计？上一篇
2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Lite的I2C控制器，应届生该从协议转换和中断设计角度如何准备？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录