2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时灰度直方图均衡化加速器，如何从累积分布函数和流水线划分角度设计？
最近在准备FPGA面试，被问到实时图像增强的加速器设计。面试官说场景是视频监控，要求用Verilog实现一个支持AXI4-Stream的灰度直方图均衡化加速器，重点问如何计算累积分布函数并映射到硬件流水线。我查了一些资料，但不太确定如何平衡实时性和资源消耗，比如LUT和BRAM的分配。请问有经验的大佬，从累积分布函数计算和流水线划分角度，该怎么设计才高效？
电路设计新手
