2026年秋招，数字IC前端笔试题常考用Verilog实现一个支持AXI4-Lite的PWM发生器，如何从频率精度和占空比控制角度系统准备？
我最近在刷数字IC前端的笔试题，发现很多公司都喜欢考用Verilog实现一个基于AXI4-Lite接口的PWM发生器。比如要支持16位频率分频和12位占空比调节。我只会写简单的计数器PWM，但加上AXI4-Lite的地址映射和控制寄存器后，就不知道怎么设计状态机了。请问频率精度和占空比控制怎么权衡？是不是要用两个计数器分别控制周期和脉宽？还有，如何保证占空比更新时不会产生毛刺？
单片机初学者
