2026年，想用一块Xilinx Zynq UltraScale+ MPSoC开发板完成‘基于FPGA的实时4K视频H.265编码器’的毕业设计，在实现视频流水线、算法核心（如变换、量化、熵编码）硬件加速和DDR带宽优化时，面临哪些核心挑战与设计权衡？
我的毕设题目是做一个基于FPGA的实时4K H.265编码器，平台选定为Zynq UltraScale+ MPSoC。我知道这个挑战很大，涉及高速视频流水线搭建、计算密集的编码算法硬件化，以及如何高效利用DDR内存。目前很迷茫，不知道从哪里入手进行架构设计。比如，哪些模块适合用PL硬逻辑实现，哪些用PS的APU处理？在有限的资源下，如何权衡编码质量、压缩率和实时性？有没有类似的开源项目或设计思路可以参考？希望有做过视频编码FPGA加速的前辈指点一下。
数字系统初学者
