2026年，全国大学生集成电路创新创业大赛的‘FPGA应用赛道’，选题‘基于FPGA的轻量级语音唤醒关键词识别系统’，在实现MFCC特征提取和神经网络推断时，如何利用FPGA的并行流水线在低功耗下满足实时性要求？
我们团队准备参加2026年的集创赛FPGA应用赛道，想做一个低功耗的语音唤醒系统。核心是用FPGA实现MFCC特征提取和一个小型的神经网络（比如CNN或RNN）进行关键词识别。现在遇到几个难题：1. MFCC的预加重、分帧、FFT、梅尔滤波、DCT这些步骤，如何设计高效的流水线，避免中间数据反复存取DDR？2. 神经网络模型肯定要量化（比如int8），在FPGA上实现卷积或全连接层时，如何通过并行计算单元和权重复用最大化吞吐量？3. 整个系统要追求低功耗，除了用低功耗器件，在架构设计上（比如时钟门控、动态部分重配置）有哪些可以优化的点？希望有参赛经验的学长学姐能给些具体的设计思路。
EE学生一枚
