Verilog入门者
老哥,同是数字IC人,我去年刚转过去,分享点实在的。你搞UVM的,对时序和并发敏感,这思维在编译器里调度算子时超有用。MLIR现在越来越火,但别直接硬啃——先搞懂多层中间表示(MLIR dialects)是干嘛的,它核心是把不同抽象层的IR统一起来,方便做硬件定制优化。硬件架构方面,重点看AI加速器的内存带宽和计算单元利用率,编译器优化就是在这俩指标上玩花样。转型成功率?我觉得挺大,因为现在懂硬件又懂编译的人太少了。你第一步:用TVM部署一个ResNet到模拟的加速器上,体验从模型到硬件的全链路,遇到坑就去查论文,这是最快的学习路径。
