2026年秋招，应聘‘芯片模拟版图工程师’时，面试官除了考察画图技能，会如何深入询问关于‘匹配性设计’、‘天线效应’预防以及‘可靠性’（如EM、IR drop）方面的实际工程经验？

我去年秋招面了七八家，模拟版图岗几乎必问匹配和可靠性。说几个我被问到的具体问题吧：

匹配性设计上，面试官让我画一个电流镜的版图，并解释如何降低失配。我讲了用同一方向、加dummy、共质心布局。他接着问：如果匹配对周围有高压器件，该怎么隔离？这就要提到guard ring的使用和间距考虑了。

天线效应，有个面试官直接问：“你画版图时，有没有遇到DRC报天线错误？怎么解决的？”我举了在长走线中间插入反向二极管的例子，并说明要尽量靠近栅极插入。他还追问了二极管尺寸怎么确定，我说会根据工艺文档里的公式估算，但通常用最小尺寸就行。

可靠性方面，EM和IR drop经常结合项目问。比如：“你做的Bandgap，电源线宽是怎么定的？”我回答是根据平均电流和工艺允许的电流密度来算，并留了余量。另一个面试官问：“如果芯片后期发现IR drop太大，版图上能怎么改？”我提到可以增加电源strap、优化电源网络拓扑，但也要考虑面积代价。

总之，别只说自己“知道”，要把项目细节挖深。比如你画运放时，匹配对用了什么结构？为什么？天线规则在哪个工艺节点要特别注意？把这些整理成故事，面试时就好说了。

面试官问匹配性，通常不会只问“怎么匹配”，而是会结合具体电路场景。比如，让你画一个差分对的版图，然后追问：如果工艺有梯度变化，你的匹配结构如何保证两个管子的Vth一致？这里实际是考你是否理解共质心、交叉耦合等布局技巧，以及dummy器件的摆放原则。

天线效应方面，可能会给一个多级反相器链的例子，问你在哪一层金属最容易出问题，怎么预防。这时候要答出关键点：跳线（jump layer）、插入二极管、注意不同金属层的面积比。最好能说出工艺厂提供的天线规则具体是怎么计算的（比如累计面积与栅氧面积之比）。

可靠性问题，EM和IR drop经常一起问。面试官可能会让你分析一个电源网络：如果某条电源线电流很大，你怎么在版图上处理？这里需要提到加宽金属、使用高层金属、增加via数量、避免电流拥挤。对于IR drop，可能需要你解释怎么在floorplan阶段就规划电源环和电源条带，以及后期如何用工具分析热点。

建议你把自己画过的运放、Bandgap拿出来，重新复盘一遍。每个模块的匹配是怎么做的？为什么那里要加dummy？电源线宽是多少，依据是什么？把这些数据都整理出来，面试时就能言之有物。