2026年，全国大学生集成电路创新创业大赛（集创赛）的‘芯片设计赛道’，如果选择做一款‘面向物联网的极低功耗RISC-V MCU’，在架构设计和后端实现上，有哪些可以体现技术亮点的优化方向（如时钟门控精细化、电源域划分、存储器选择）？

1个月前

我们团队报名了集创赛的芯片设计赛道，想设计一款用于物联网传感节点的超低功耗RISC-V MCU。前端设计我们打算基于开源核进行修改，但想在低功耗这个核心指标上做出亮点，以区别于其他队伍。除了常见的时钟门控和电源门控，在微架构层面（比如流水线深度、指令集扩展）和后端物理实现层面（比如多电压域、使用低功耗标准单元库、存储器选型），有哪些具体且可行的优化策略可以作为我们的技术特色？求有参赛经验的学长学姐指点。

嵌入式系统新手

这家伙真懒，几个字都不愿写！

83571.30K

2026年秋招，应聘‘芯片模拟版图工程师’时，面试官除了考察画图技能，会如何深入询问关于‘匹配性设计’、‘天线效应’预防以及‘可靠性’（如EM、IR drop）方面的实际工程经验？上一篇

2026年秋招，应聘‘芯片DFT（可测性设计）工程师’岗位，笔试和面试除了考察Scan、MBIST、JTAG等基础，现在会如何深入考察对‘汽车功能安全（ISO 26262）’和‘高速接口（如PCIe）DFT’等复杂场景的理解？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录