2026年，全国大学生集成电路创新创业大赛，做‘基于FPGA的轻量级后量子密码（如CRYSTALS-Kyber）硬件加速’这类安全芯片题目，在算法复杂性与资源受限之间如何取得平衡？有哪些关键优化点？
我们团队想参加集创赛，选了后量子密码硬件加速这个方向，感觉比较前沿。但Kyber算法涉及大量的多项式运算，对FPGA的DSP和BRAM消耗很大。在Artix-7这类中等资源芯片上实现，有哪些架构层面的优化技巧？比如用时间换面积的串行化设计、高效的NTT/INTT模块复用、内存访问优化等。另外，如何设计测试向量，验证硬件实现的正确性和抗侧信道攻击能力？希望有做过类似项目的同学分享下经验。
单片机萌新
