数字IC笔试题中，关于‘低功耗设计’的考题，除了Clock Gating和Power Gating，通常还会从哪些角度出题？
准备秋招，复习低功耗设计时，知道门控时钟和多电压域是基础。但看一些面经，题目会考得更细。比如：1. 给出一个多级流水线电路，要求分析哪些寄存器可以插入门控时钟，并计算节省的动态功耗。2. 或者描述一个场景，要求选择使用Power Gating还是Multi-Vt细胞库来降低漏电功耗，并说明理由。想请教有经验的前辈，除了这些，还有哪些高频的低功耗考点？有没有典型的例题或解题思路可以分享？
数字电路萌新007
