使用开源项目‘OpenPOWER L2 Cache’在FPGA上进行学习和修改，作为面试高性能CPU/SoC设计岗位的项目经历是否够格？
我是计算机体系结构方向的硕士，对CPU Cache设计特别感兴趣。看到IBM开源了POWER处理器的L2 Cache设计（用Chisel写的），想在FPGA上搭建起来，并尝试修改其替换策略、增加ECC功能等。想问：1. 这类涉及企业级IP的开源项目，代码复杂度和工程规范性都很好，深入研究和复现它，相比自己从头写一个简单的Cache，哪个对求职加分更多？2. 在FPGA上实现这样一个相对复杂的缓存控制器，除了功能正确性，面试官通常会从哪些维度（如时序收敛、资源利用率、与总线接口的协同）考察候选人的硬件工程能力？
逻辑设计新人
