数字IC笔试题中，关于‘异步FIFO’的深度计算和格雷码指针同步，除了常见题型，还有哪些容易忽略的边界情况考点？
准备数字IC笔试和面试，异步FIFO是必考题。我已经会写基本的Verilog代码，理解格雷码同步防止亚稳态的原理，也会算深度。但听说面试官喜欢问一些边界情况来考察是否真正理解。比如：1. 当读写时钟频率相差极大时（比如写快读慢），FIFO深度计算是否要考虑突发写入的情况？公式是什么？2. 格雷码指针在跨时钟域同步时，如果两个时钟域频率关系是整数倍或非整数倍，对‘指针比较判断空满’的逻辑有影响吗？3. 在指针位宽扩展一位作为标志位的方法中，有没有可能在某些极端时序下出现误判？希望大佬能总结一下这些容易被忽略的细节考点。
FPGA新手村村民
