2026年，国内‘存算一体芯片’研发火热，对于数字IC/FPGA工程师而言，参与这类项目需要掌握哪些与传统架构不同的设计思想和验证挑战？

1个月前

最近看到很多公司都在招存算一体方向的工程师，感觉很前沿。我目前做传统数字SoC设计，对冯·诺依曼架构很熟，但存算一体似乎完全打破了内存墙。如果想转向这个方向，需要提前补充哪些知识？比如新型存储器（RRAM, MRAM）的特性、模拟计算单元建模、或者特定的数据流架构？在RTL设计和验证层面，会遇到哪些全新的挑战（如精度评估、非理想特性建模）？

逻辑设计小白

这家伙真懒，几个字都不愿写！

52381K

使用开源EDA工具做模拟IC电路设计与仿真，目前‘ngspice’加‘Magic’或‘KLayout’的流程，对于学习和完成课程项目是否足够？与商业工具差距主要在哪？上一篇

2026年秋招，芯片公司的‘嵌入式软件工程师（芯片方向）’岗位，面试时除了C/C++和RTOS，会如何考察对芯片底层外设（如DMA、中断控制器、硬件加速器）的驱动和调试能力？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录