Verilog小白在线
足够学习用,但别指望流程顺畅。我本科课程项目就用ngspice+KLayout做过bandgap。痛点有几个:一是没有完整的图形化schematic输入,网表得手写或靠xschem生成,对初学者不友好;二是仿真模型简陋,商业PDK里的BSIM4/6高级参数在开源模型里经常缺失,导致仿真结果和实际流片偏差可能较大;三是版图验证,KLayout的DRC脚本要自己调整,LVS比对工具(比如netgen)配置麻烦。工艺PDK除了Skywater 130nm,还可以看看FOSSi Foundation的OpenPDK项目,收集了一些教育用的PDK资源。公司认可度问题,我的面试经验是:面试官更关心你对电路原理的理解,工具只是实现手段。如果你能用开源工具把电路设计讲透,反而让人印象深刻。但现实点说,商业工具的操作效率高得多,工作中必须快速上手,所以最好双修。
