模拟IC面试中，被问到‘运算放大器（Op-Amp）的噪声分析’时，除了输入参考噪声电压/电流密度，通常还会深入考察哪些噪声源和优化方法？
正在准备模拟IC设计的面试。运放的噪声分析是重点，我知道要计算输入参考噪声，考虑热噪声和1/f噪声。但面试官往往会问得更深。比如：在电路层面，除了输入对管，还有哪些关键晶体管（如负载管、尾电流源）对总噪声贡献大？在版图层面，如何通过设计来降低1/f噪声（比如用大尺寸器件）？对于宽带低噪声运放，在架构选择上（比如折叠共源共栅 vs. 两级运放）有什么考量？噪声与功耗、带宽的折衷关系如何分析？希望有经验的前辈能系统性地梳理一下面试中的考察要点。
EE在校生
