使用Verilator等开源仿真器进行数字IC/FPGA项目验证，其效率和功能与商用工具（如VCS）相比如何？适合用于学习或小项目吗？

3个月前

125

学生党，没有公司用的正版EDA软件。听说Verilator这类开源仿真器速度很快，想用它来跑一些自己写的RTL代码的仿真，为求职积累项目经验。但不知道它的功能是否完整，比如对SystemVerilog Assertion (SVA) 和覆盖率收集的支持怎么样？用开源工具完成的项目，写在简历上会被企业认可吗？

数字IC萌新

这家伙真懒，几个字都不愿写！

137441.80K

芯片公司招聘笔试中，常考的‘低功耗设计’题目有哪些典型考点？如何系统性地准备？上一篇

数字IC后端设计中，‘物理意识综合’（Physically Aware Synthesis）是什么概念？它对前端设计工程师提出了什么新要求？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录